

NOTICE TO SUBMIT RESPONSE

Patent Applicant

Name: Fairchild Korea Semiconductor Co., Ltd. (Applicant Code:

119990252056)

Address: 82-3 Dodang-dong, Wonmi-gu, Pucheon-City,

Kyunggi-do, Korea

Attorney

Name: Young-pil Lee et al.

Address: 2F Cheonghwa Bldg., 1571-18 Seocho-dong, Seocho-ku, Seoul,

Korea

Application No.: 10-2001-0002166

Title of the Invention: High Voltage Semiconductor Device Having High Breakdown

Voltage and Method of Fabricating the Same

According to Article 63 of the Korean Patent Law, the applicant is notified that the present application has been rejected for the reasons given below. Any Argument or Amendment which the applicant may wish to submit, must be submitted by March 30, 2002. An indefinite number of one-month extensions in the period for submitting a response may be obtained upon request, however no official confirmation of the acceptance of a request for an extension will be issued.

Reasons

The invention as claimed in claims 1-7could have been easily invented by one of ordinary skill in the art prior to the filing of the application, and thus this application is rejected according to Article 29(2) of the Korean Patent Law.

The present invention is characterized by a high voltage bipolar transistor having a trench that pierces through a base area formed on a low concentration collector area and a method of fabricating the same. However, Japanese Laid-open Patent Publication No. hei 4-323832 discloses a bipolar transistor having a trench that pierces through a base layer and a portion of a low concentration collector layer. Thus, the present invention is similar to the cited reference in structure of the bipolar transistor.

Enclosure: Japanese Laid-open Patent Publication No. hei 4-323832 (November 13,

1992)

30 January 2003

Kwan-sik Kim/Examiner Semiconductor Part 2 Examination Division 4 Korean Industrial Property Office

출력 일자: 2003/2/3

발송번호 : 9-5-2003-003747370

발송일자 : 2003.01.30

제출기일 : 2003.03.30

수신 : 서울 서초구 서초3동 1571-18 청화빌딩 2

층

이영필 귀하

137-874

특허청

의견제출통지서

EG, 33

출원인

명칭 페어차일드코리아반도체 주식회사 (출원인코드: 119990252056)

903

주소 경기 부천시 원미구 도당동 82-3

대리인

성명 이영필 외 1명

주소 서울 서초구 서초3동 1571-18 청화빌딩 2층

출원번호

10-2001-0002166

발명의 명칭

높은 브레이크다운 전압을 갖는 고전압 반도체 소자 및 그제조방법

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서 또는/및 보정서를 제출하여 주시기 바랍니다. (상기 제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장승인통지는 하지 않습니다.)

[이 유]

이 출원의 특허청구범위 제 1-7 항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제29조제2항의 규정에 의하여 특허를 받을 수 없습니다.

-아래-

본원은, 저농도 컬렉터 영역위에 형성된 베이스 영역을 관통하도록 형성된 트랜치를 갖는 고전압 바이폴라 트랜지스터 및 그 제조 방법에 특징이 있으나, 이는 일본국 공개특허공보 평4-323832호에서 베이스 층과 저농도 컬렉터 층의 일부를 관통하도록 형성된 트랜치를 갖는 바이폴라 트랜지스터의 구성과 유사합니다.

[첨 부]

첨부1 일본공개특허공보 평04-323832호(1992.11.13) 1부 끝.

2003.01.30

특허청

심사4국

반도체2심사담당관실

심사관 김관식

보스(**(115**)

0115200

출력 일자: 2003/2/3

<<안내>>

문의사항이 있으시면 🏗 042-481-5751 로 문의하시기 바랍니다.

. 특허청 직원 모두는 깨끗한 특허행정의 구현을 위하여 최선을 다하고 있습니다. 만일 업무처리과정에서 직원의 부조리행 위가 있으면 신고하여 주시기 바랍니다. ▶ 홈페이지(www.kipo.go.kr)내 부조리신고센터

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Patent Number:

JP4323832

Publication date:

1992-11-13

Inventor(s):

SUDA KAKUTAROU; others: 02

Applicant(s):

MITSUBISHI ELECTRIC CORP

Requested Patent:

T JP4323832

Application Number: JP19910122616 19910423

Priority Number(s):

IPC Classification:

H01L21/331; H01L29/73; H01L21/76; H01L29/205

EC Classification:

Equivalents:

JP2758509B2

Abstract

PURPOSE:To provide electrical isolation from an adjacent element and reduce steps between a base electrode and emitter/collector electrodes in a hetero bipolar transistor having a base layer which has a narrower energy band gap than a collector layer and an emitter layer.

CONSTITUTION: An emitter layer 5 is also formed on an epitaxial layer 3 other than a base layer forming region. Trench-type element isolation layers 10 which reach a semiconductor substrate 1 from the surfaces of the emitter layers 5 are formed and, further, a trench-type collector-base isolation layer 11 which reaches the epitaxial layer 3 from the surface of the emitter layer 5 in a region which includes at least a part of the base layer 4.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-323832

(43)公開日 平成4年(1992)11月13日


(51) Int.Cl. ⁵ H·0 1 L 21/331 29/73	識別記号	. 庁内整理番号	FΙ	技術表示箇所
21/76 29/205		9169 – 4M 7377 – 4M 7377 – 4M	H01L	29/72 審査請求 未請求 請求項の数 2 (全 6 頁)
(21)出願番号	特願平3-122616		T	000006013 三菱電機株式会社
. (22)出願日	(22)出願日 平成3年(1991)4月23日		(72)発明者	東京都千代田区丸の内二丁目2番3号 須田 核太郎 兵庫県伊丹市瑞原4丁目1番地 三菱電機
			(72)発明者	株式会社エル・エス・アイ研究所内 木下 靖史 兵庫県伊丹市瑞原4丁目1番地 三菱電機
·	•		(72)発明者	兵庫県伊丹市瑞原4丁目1番地 三菱電機
			(74)代理人	株式会社エル・エス・アイ研究所内 弁理士 早瀬 嶽一

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【目的】 コレクタ層及びエミッタ層よりもエネルギー バンドギャップの狭いベース層を有するヘテロバイボー ラトランジスタにおいて、隣接する素子と電気的絶縁を 行い集積回路を構成するとともに、ペース電極14及び エミッタ電極15と、コレクタ電極13間の段差を軽減 する。

【構成】 ベース層形成領域以外のエピタキシャル層3 上にもエミッタ層5を形成し、エミッタ層5表面から半 導体基板1に達する深さの溝型素子分離層10を形成す るとともに、少なくともベース層4の一部を含む領域に エミッタ層5表面から上記エピタキシャル層3に達する 深さの溝型コレクタ・ペース分離層 11を形成する。



- 1.P-型半導体基板
- 10. 溝型素子分離層
- 2:N°型不能物理的型子層 11: 溝型 JL 29: 11-2分離層
- 3:N 型エピタキシャル層
- 12:600化厚
- 4:P型n-7月
- 13: 7८クタ香が
- 5: N 型エミック層 6:P**至チャ*オルカットを
- 14: ベースを板 15:エミック電板
- 7:N°型フレクタコンタント層
- 8: P*型ベースフンタク/機
- 9: パ型エミッタフンタフト唇

【特許請求の範囲】

【請求項1】 第1導電型の半導体基板上に第2導電型 のコレクタ層及びエピタキシャル層が順次積層され、そ の上に第1導電型のベース層を介して第2導電型のエミ ッタ層が積層され、上記ペース層のエネルギーパンドギ ャップが上記コレクタ層及びエミッタ層よりも大きい構 造を有する半導体装置において、半導体基板全面に形成 されたコレクタ層及びエピタキシャル層と、該エピタキ シャル層表面の一部の領域に形成されたペース層と、該 形成されていない領域に設けられたエミッタ層と、隣接 する素子との間に、上記基板表面から上記各層を貫通し て設けられた溝型素子分離層と、上記ペース層の一部を 含む基板表面領域から上配エピタキシャル層に到る領域 にかけて設けられた溝型コレクタ・ベース分離層とを備 えたことを特徴とする半導体装置。

【請求項2】 第1導電型の半導体基板上に第2導電型 のコレクタ層及びエピタキシャル層を順次積層し、その 上に第1導電型のペース層を介して第2導電型のエミッ 夕層を積層し、上記ペース層のエネルギーバンドギャッ ブが上記コレクタ層及びエミッタ層よりも大きい材料の ものが用いられた半導体装置を製造する方法において、 第1導電型の半導体基板上に第2導電型の高濃度不純物 埋め込み層 (コレクタ層) 及び、第2導電型のエピタキ シャル層を積層する工程と、上記エピタキシャル層上の 所定領域に、上記半導体基板よりもエネルギーバンドギ ャップが狭い第1導電型の半導体膜(ベース層)を形成 する工程と、上記エピタキシャル層上及び上記ペース層 上に、第2導電型の半導体膜(エミッタ層)を形成する 工程と、隣接する素子近傍の素子分離領域に上記エミッ 30 夕層の表面から上記半導体基板に達する深さの溝型素子 分離を形成する工程と、上記ペース層の少なくとも一部 を含むように、上記エミッタ層の表面から上記エピタキ シャル層に達する深さの溝型コレクタ・ベース分離を形 成する工程とを含むことを特徴とする半導体装置の製造 方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は半導体装置およびその 製造方法に関し、特にヘテロバイポーラトランジスタの 40 素子分離技術に関するものである。

[0 0 0 2]

【従来の技術】図9はペース層の材料に、コレクタ及び エミッタの材料よりもエネルギーバンドギャップの狭い 半導体を用いた、いわゆるダブルヘテロ構造トランジス タを従来の技術によって形成したものの断面構造図であ る。従来の技術では図9に示すようにP-型半導体基板 1上にN*型不純物埋め込み層2及びN-エピタキシャ ル層3が形成されており、その上に上記P- 半導体基板 1よりもエネルギーバンドギャップの狭いP型半導体膜 50 達する深さの溝型素子分離層を形成するとともに、少な

4 (以下ペース層と呼ぶ) が形成され、さらにその上に 上記P 型半導体基板1と同じエネルギーパンドギャッ プのN型半導体膜5 (以下エミッタ層と呼ぶ) が形成さ

.【0003】そして、上記N-エピタキシャル層3の上 記ペース層4形成領域以外の領域ではペース層4形成領 域よりも膜厚が薄くなっており、このN-型エピタキシ ャル層3の薄い領域の一部に上記N*型不純物埋め込み 層2に達する深さのN・型コレクタコンタクト層7が形 ベース層及び、上記エピタキシャル層の上記ベース層が 10 成され、また上記エミッタ層 5 の一部に上記ベース層 4 に達する深さのP*型ベースコンタクト層8が形成さ れ、上記エミッタ層5のベースコンタクト層8が形成さ れた以外の領域の一部にベース層4に達しない深さのN 型エミッタコンタクト層9が形成され、上記コレク タ、ベース、エミッタ各コンタクト層7、8、9形成領 域以外の N^- 型エピタキシャル層3, ベース層4, エミ ッタ層5の表面は酸化膜12で覆われており、さらにコ レクタ,ペース,エミッタ各コンタクト層7,8,9上 には、コレクタ、ペース、エミッタ各電板13、14、 15が形成されている。なお、上記説明中、P型及びN 型の右肩に付した。は高不純物濃度を、は低不純物濃 度をそれぞれ示すものである。

[0004]

【発明が解決しようとする課題】従来の半導体装置は以 上のように構成されているので、同一半導体基板上に複 数のトランジスタを形成して集積回路を構成する場合 に、まず、埋め込みコレクタ層であるN⁺型不純物埋め 込み層2が共通となり、素子間の電気的分離ができない という問題があった。また、ペース及びエミッタ電極 と、コレクタ電極間とに段差があるため、この段差部で の配線の断線やエッチング残渣、段差上下でのフォトレ ジスト露光時のフォーカスずれ等のために製造精度にば らつきが生じる等の問題があった。

【0005】この発明は上記のような問題点を解消する ためになされたもので、素子間の電気的分離を行うこと ができ、かつ半導体表面に大きな段差を生じず製造精度 にばらつきのない半導体装置及びその製造方法を提供す ることを目的とする。

[0006]

【課題を解決するための手段】この発明に係る半導体装 置は、ベース層形成領域以外のエピタキシャル層上に形 成されたエミッタ層と、該エミッタ層表面から半導体基 板に達する深さので形成された滯型素子分離層と、少な くともペース層の一部を含む領域にエミッタ層表面から 上記エピタキシャル層に達する深さに形成された溝型コ レクタ・ベース分離層とを備えたものである。

【0007】またこの発明に係る半導体装置の製造方法 は、ベース層形成領域以外のエピタキシャル層上にもエ ミッタ層を形成し、該エミッタ層表面から半導体基板に くともベース層の一部を含む領域にエミッタ層表面から 上記エピタキシャル層に達する深さの溝型コレクタ・ベ ース分離層を形成するようにしたものである。

[0008]

【作用】この発明における半導体装置によれば、上記簿型素子分離によって素子間の電気的分離が図れるとともに、ベース層形成領域以外のエピタキシャル層上にもエミッタ層が形成されているため半導体表面の段差が軽減される。

[0010]

【実施例】図 1 は本発明の一実施例による半導体装置(ダブルヘテロ構造トランジスタ)の断面構造図であり、P・型半導体基板 1 上にN・型不純物埋め込み層 2 及びN・型エピタキシャル層 3 が形成され、その上の一 20 部分にP・型半導体基板 1 よりもエネルギーパンドギャップの狭いP型ベース層 4 が形成され、P型ベース層 4 とN・型エピタキシャル層 3 の上にP・型半導体基板 1 と同じエネルギーパンドギャップのN型エミッタ層 5 が形成されている。 さらに、トランジスタの外周にはエミッタ層 5 の表面から P・型半導体基板 1 に達する深さの 溝型素子分離 日 0 が形成されており、溝型素子分離 1 0 の底には P・チャネルカット層 6 が形成されており、また少なくともベース層 4 の一部分を含む領域にエミッタ層 5 の表面から N・型エピタキシャル層 3 に達する深 30 さの溝型コレクターベース分離層 1 1 が形成されている。

【0011】以下、図2ないし図8を用いて製造方法について説明する。図2はP-型半導体基板1上にN+型不純物埋め込み層2と、その上にN-型エピタキシャル層3が形成された状態を示す。そして図に示すように、N-型エピタキシャル層3上の予め定められた領域に、P-型半導体基板1よりもエネルギーパンドギャップの狭いP型ベース層4を形成する。

【0012】次に図4に示すように、上記P型ベース層 40 4及びN-型エピタキシャル層3上に、P-型半導体基 板1と同じエネルギーパンドギャップのN型エミッタ層 5を形成する。

【0013】そして図5に示すように、トランジスタ領域外周の素子分離領域となる領域に、エミッタ層5の表面からP型半導体基板1に達する深さの溝型素子分離層10を形成し、さらに溝型素子分離10の底にP型チャネルカット層6を形成する。なお、溝型素子分離層10の材料としては酸化膜等の絶縁材料を用いる。

【0014】そして図6に示すように、少なくとも上記 50 渣、段差上下でのフォトレジスト露光時のフォーカスず

ベース層4の一部分を含む領域に、エミッタ層5の表面からN-型エピタキシャル層3に達する深さの滯型コレクタ・ベース分離層層11を形成する。なお、滯型コレクタ・ベース分離層11の材料も上記滯型素子分離層10と同様、絶縁材料を用いる。

【0015】次に図7に示すように、コレクタコンタクト16,ペースコンタクト17,エミッタコンタクト18の各領域を除くN型エミッタ層5の表面及び滯型素子分離層10と滯型コレクタ・ペース分離層11の表面に酸化瞭12を形成する

【0016】そして図8に示すように、上記コレクタコンタクト1・6部分に、N型エミッタ層5の表面からN・型不純物埋め込み層2に達する深さのN・型コレクタコンタクト層7を形成し、またペースコンタクト17部分にN型エミッタ層5の表面からP型ペース層4に達する深さのP・型ペースコンタクト層8を形成し、さらにエミッタコンタクト18部分にN型エミッタ層5の表面からP型ペース層4に達しない深さのN・型エミッタコンタクト層9を形成する。

20 【0017】以後、コレクタ、ベース、エミッタ各コンタクト7、8、9上にそれぞれコレクタ、ベース、エミッタ各電極13、14、15を形成して図1の構造とする。

【0018】このように本実施例によれば、ベース層形成領域以外のエピタキシャル層3上にもエミッタ層5を形成し、該エミッタ層5表面から半導体基板1に達する深さの溝型素子分離層10を形成するとともに、少なくともベース層4の一部を含む領域にエミッタ層5表面から上記エピタキシャル層3に達する深さの溝型コレクタ・ベース分離層11を形成したから、基板上にコレクタ層2が全面に形成されていても隣接する素子とは溝型素子分離層10で分離することができるとともに、ベース層4形成領域以外のエピタキシャル層4上にもエミッタ層5が形成されているため、ベース電極14及びエミッタ電極15と、コレクタ電極13間の段差が軽減され、この段差部での配線の断線やエッチング残渣、段差上下でのフォトレジスト露光時のフォーカスずれ等が低減され、製造精度を向上させることができる。

[0019]

(発明の効果)以上のように、この発明に係る半導体装置によれば、上記滯型素子分離によって素子間の電気的分離が図れるとともに、ベース層形成領域以外のエピタキシャル層上にもエミッタ層が形成されているため半導体表面の段差が軽減され、高密度な集積回路を得ることができるという効果がある。

【0020】またこの発明における半導体装置の製造方法によれば、ベース層形成領域以外のエピタキシャル層上にもエミッタ層が形成されているため半導体表面の段差が軽減され、段差部による配線の断線やエッチング残

5

れ等が低減され、が構成できる。また、ペース層形成領 域以外のN-型エピタキシャル層上にもN型エミッタ層 を形成したので、半導体表面の段差が軽減され、段差部 での配線の断線やエッチング残渣がなく、段差上下での 形状寸法の差も軽減され、安定で信頼性の高い半導体装 置を得ることができるという効果がある。

【図面の簡単な説明】

【図1】この発明の一実施例による半導体装置の断面構 造図である。

【図2】この発明の一実施例による半導体装置の製造方 10 法における主要工程毎の断面構造図である。

【図3】この発明の一実施例による半導体装置の製造方 法における主要工程毎の断面構造図である。

【図4】この発明の一実施例による半導体装置の製造方 法における主要工程毎の断面構造図である。

【図5】この発明の一実施例による半導体装置の製造方 法における主要工程毎の断面構造図である。

【図6】この発明の一実施例による半導体装置の製造方 法における主要工程毎の断面構造図である。

【図7】この発明の一実施例による半導体装置の製造方 20 法における主要工程毎の断面構造図である。


【図8】この発明の一実施例による半導体装置の製造方

法における主要工程毎の断面構造図である。


【図9】従来技術の半導体装置の断面構造図である。 【符号の説明】

- P- 型半導体基板
- N*型不純物埋め込み層
- N- 型エピタキシャル層
- P型ベース層
- N型エミッタ層
- P*型チャネルカット層
- 7 N・型コレクタコンタクト層
- P* 型ペースコンタクト層 8
- 9 N*型エミッタコンタクト層
- 10 滯型素子分離層
- 11 溝型コレクターペース分離層
- 12 酸化膜
- 13 コレクタ電極
- 14 ペース電極
- 15 エミッタ電極
- 16 コレクタコンタクト
- 17 ペースコンタクト
 - 18 エミッタコンタクト

[図1]





- 1:P-*型半導体基板*
- 10、海型素子分離層
- 2:N°型不能物理的艾马图 11: 漢型 JL 29 个- 又分類層
- 3:N-型エピタキシャル層
- 12: 西安化 新草
- 4:P型~~7層
- 13: フレクタ管療
- 5:N 型エミック層
- 14: ベース電板
- 6:P*ダチャオルカット層
- 15:エミック電極
- 7:N*型コレクタフンタクト層
- 8:P*些ベ-スコンタクメ&
- 9: N* 型エミッタコンタクト層



[図2]

[図3]





【手続補正書】

【提出日】平成4年1月21日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項1

【補正方法】変更

【補正内容】

【請求項1】 第1導電型の半導体基板上に第2導電型 の埋め込みコレクタ層及びエピタキシャル層が順次積層 され、その上に第1導電型のペース層を介して第2導電 型のエミッタ層が積層され、上記ベース層のエネルギー バンドギャップが上記埋め込みコレクタ層、エピタキシ ャル層及びエミッタ層よりも小さい構造を有する半導体 装置において、半導体基板全面に形成された埋め込みコ レクタ層及びエピタキシャル層と、該エピタキシャル層 表面の一部の領域に形成されたベース層と、該ベース層 及び、上記エピタキシャル層の上記ペース層が形成され ていない領域に設けられたエミッタ層と、隣接する素子 との間に、上記基板表面から上記各層を貫通して設けら れた滯型案子分離層と、上記ベース層の一部を含む基板 表面領域から上記エピタキシャル層に到る領域にかけて 設けられた溝型コレクタ・ペース分離層とを備えたこと を特徴とする半導体装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】請求項2

【補正方法】変更

【補正内容】

【請求項2】 第1導電型の半導体基板上に第2導電型 の埋め込みコレクタ層及びエピタキシャル層を順次積層 し、その上に第1導電型のベース層を介して第2導電型 のエミッタ層を積層し、上記ペース層のエネルギーパン ドギャップが上記埋め込みコレクタ層、エピタキシャル 層及びエミッタ層よりも小さい材料のものが用いられた 半導体装置を製造する方法において、第1導電型の半導 体基板上に第2導電型の高濃度不純物埋め込み層(埋め 込みコレクタ層)及び、第2導電型のエピタキシャル層 を積層する工程と、上記エピタキシャル層上の所定領域 に、上記半導体基板よりもエネルギーバンドギャップが 狭い第1導電型の半導体膜(ベース層)を形成する工程 と、上記エピタキシャル層上及び上記ベース層上に、第 2 導電型の半導体膜 (エミッタ層) を形成する工程と、 隣接する素子近傍の素子分離領域に上記エミッタ層の表 面から上記半導体基板に達する深さの溝型素子分離を形 成する工程と、上記ペース層の少なくとも一部を含むよ うに、上記エミッタ層の表面から上記エピタキシャル層・ に達する深さの溝型コレクタ・ペース分離を形成する工

程とを含むことを特徴とする半導体装置の製造方法。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】変更

【補正内容】

【0011】以下、図2ないし図8を用いて製造方法について説明する。図2はP⁻型半導体基板1上にN^{*}型不純物埋め込み層2と、その上にN⁻型エピタキシャル 図3が形成された状態を示す。そして図3に示すように、N⁻型エピタキシャル 図3上の予め定められた領域に、P⁻型半導体基板1よりもエネルギーパンドギャップの狭いP型ベース層4を形成する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正内容】

【0020】またこの発明における半導体装置の製造方法によれば、ベース層形成領域以外のN・型エピタキシャル層上にもN型エミッタ層を形成したので、半導体表面の段差が軽減され、段差部での配線の断線やエッチング残渣がなく、段差上下での形状寸法の差も軽減され、安定で信頼性の高い半導体装置を得ることができるという効果がある。

【手続補正5】

【補正対象書類名】図面

【補正対象項目名】図7

【補正方法】変更

【補正内容】

[図7]

